我们正在招聘！
在HTG，您将利用最新技术突破界限，并与热爱自己工作的团队合作。加入一家在技术和创新领域领先的设计服务公司。您的下一个篇章从这里开始。
您的职责包括：
阅读并理解架构和功能需求规范文档，与系统工程师和架构师沟通和协作
制作实施规范文档，并由您的团队、架构师、模拟设计师审核
负责创建和集成新的和现有的RTL和/或C源代码、算法和功能
为您的代码创建时序约束，并参与综合日志审查、约束审查、时序报告分析、布局和后端审查
负责代码的设计者测试，在仿真和回归验证期间调试代码
协助验证团队确定覆盖率，并提供设计断言和豁免
如适用，参与产品及其原型的实验室验证
定期报告状态更新
至少8年ASIC设计工程经验
熟练使用System Verilog进行设计，达到中级以上水平
具有数字设计综合、STA、时序收敛和异步时钟交叉的经验
对时序/功耗/面积分析和权衡有良好的理解
熟悉数字（包括形式）验证方法
具有数字硅设计后端流程经验
具有低功耗数字设计经验
具有DSP和/或前向纠错经验
具有以太网OTN、B100G等标准和协议的经验
具有混合信号设计经验
具有使用Jira进行错误跟踪和使用GIT进行源代码管理和版本跟踪的经验
熟悉编程语言，如：Python、Make、bash、面向对象编程、C、C++、System C
软技能：
优秀的组织能力、书面和口头（英语）沟通能力
能够有条不紊地解决复杂的技术问题
高度自我激励，能够独立工作，同时又是团队合作者
教育背景：
~ 电气或计算机工程、计算机科学或其他适用的科学学位，BEng/BSc或MEng/MSc水平
High Tech Genesis Inc. 是一个平等机会的雇主。多样性和包容性是我们核心价值观。
请告知High Tech Genesis您可能需要的任何住宿措施。
请注意：
• 申请人必须具有在加拿大工作的合法权利。
• 申请此职位时，请以Microsoft Word格式提交您的简历。
