职责包括：
- 作为设计团队的一员，负责管理全芯片SDC，并与物理设计和DFT团队合作，在多种时序模式下完成全芯片时序。
- 帮助开发有效的方法，将模块级SDC提升到全芯片，并将全芯片SDC的更改反馈到模块级。
- 帮助开发和应用方法，以确保在设计周期的早期阶段就保证SDC的正确性和质量。
- 审核模块级SDC和时钟图，并指导其他RTL设计负责人进行SDC开发。
- 领导全芯片时钟设计，包括图表和相关文档。
优先资格：
- 具备静态时序分析经验。
- 具有使用约束分析工具的经验，如Fishtail/TCM（来自Synopsys的时序约束管理器）和CCD（来自Cadence的形式约束设计器）。
- 具有使用Spyglass CDC和毛刺分析的经验。
- 具有使用STA工具的经验，如PrimeTime/Tempus。
