描述：
- 主导下一代超低功耗、高性能计算解决方案的AI微架构设计的战略定义和验证
- 推动AI硬件/软件协同设计的创新，以在功率效率、性能和硅面积优化方面提供竞争优势
- 担任IC设计和软件工程团队之间的技术桥梁，提供经过验证的架构规范以供实施
- 倡导全组织范围内的设计方法改进和最佳实践，以提高开发速度和产品质量
- 制定AI功能和能力的技术路线图，以灵活、可扩展的架构满足多样化的市场需求
主要职责：
- 制定并维护AI微架构路线图，并就软件团队的工具链路线图提供建议和同步
- 设计灵活且可扩展的AI架构，以快速实施和适应不同市场细分的不同需求
- 开发全面的定量分析，以展示和证明建议的架构特性的技术和商业优点
- 在FPGA平台上创建和执行概念验证（PoC）实施，以验证和证明建议的架构在移交给实施团队之前达到预期的性能目标
- 提供详细的架构规范、接口定义和性能模型，使IC设计团队能够自信地实施RTL设计
- 提供全面的架构文档和性能要求，使软件团队能够实现完整解决方案的编译器、工具链和驱动程序
- 在实施阶段与IC设计和软件团队密切合作，解决架构问题，澄清规格，并确保架构的成功实现
- 定义、记录并向IC设计和软件设计团队推广标准化的AI设计方法，以提高工作效率和一致性
- 探索并可能实施使用Synopsys Catapult或类似工具的高级综合（HLS）设计流程，以加速设计生产力
要求：
- 电气工程、计算机工程、计算机科学或相关技术领域的学士或硕士学位；优先考虑博士学位
- 8年以上数字硬件架构经验，其中至少5年专注于AI/ML加速器设计或神经网络硬件
- 在超低功耗应用的微架构定义和验证方面具有公认的专业知识，并在硅中成功实施架构的显著记录
- 深入了解AI/ML算法、神经网络架构（CNN、RNN、Transformers等）及其硬件实现权衡
- 具有使用Xilinx、Intel或类似平台进行FPGA原型设计和验证的实践经验，以验证架构概念
- 熟练创建详细的架构规范，并理解RTL设计原则，以便顺利移交给实施团队
- 具有定义软件可见架构特性和接口的经验，以支持编译器、工具链和驱动程序开发
- 优秀的沟通能力，能够为高管、IC设计和软件受众创建引人注目的技术演示、规格和文档
- 强大的分析和解决问题的能力，强调定量性能分析、建模和优化
- 具有设计方法开发和流程改进计划的经验
- 熟悉RISC-V ISA和生态系统
- 了解Synopsys Catapult、Xilinx Vitis HLS或Cadence Stratus等高级综合工具（优先但非必须）
- 自我激励，能够独立工作并推动从概念到验证的架构创新，并成功移交给团队
