一家公司正在寻找高级验证工程师。 主要职责 开发验证和仿真策略，进行设计审查，并创建数字测试计划 使用System Verilog与UVM构建和维护仿真环境，并执行回归测试 领导验证工程师团队，确保复杂设备的全面验证 所需资格 电气工程或计算机科学学士学位；硕士学位优先 至少10年的验证工程经验 具有使用Mentor Graphics Modelsim / Questasim等仿真工具的经验 能够分析Verilog RTL并诊断测试失败 要求美国公民身份
