职位：PD - 高级员工 - 物理设计
加入领先的芯粒初创公司！作为Eliyan的高级员工/首席物理设计工程师，您将在一个快速发展的早期初创公司工作，创造推动未来基于芯粒系统的技术，提供一流的功耗、面积、可制造性和设计灵活性。您将推动从RTL到GDSII的尖端ASIC开发。您将与一个由行业专家组成的跨职能团队合作，他们从基本原理出发，创新并突破极限，创造高产量和高性能的可制造产品。
在此角色中，您将监督和优化整个设计流程，包括综合、布局布线（PNR）、静态时序分析（STA）、电迁移/IR压降分析（EM/IR）和物理验证（PV - DRC、LVS、天线）。您还将专注于开发和改进设计流程和方法，以确保高质量、按时交付。我们提供一个有趣的工作环境和优厚的福利。
主要职责：
• 为多个项目定义和执行模块和分区物理设计策略，确保与公司目标和时间表一致。
• 推动流程效率、自动化和质量指标的持续改进，以满足功耗、性能和面积（PPA）目标。
• 处理从RTL交接到GDSII交付的完整ASIC物理设计过程。
• 开发、优化和维护ASIC设计流程和模块特定的定制化，用于综合、PNR、EM/IR分析、STA和PV。
• 与前端设计团队合作，处理RTL、静态时序设计约束和可测试性设计（DFT）附属物。
• 推动PNR中的楼层规划、布局、时钟树综合（CTS）、布线和物理优化。
• 执行EMIR分析，通过STA实现时序收敛，并进行物理验证，包括填充、DRC、LVS和天线检查。
• 确保成功流片，满足完整签核标准，包括可靠性和可制造性要求。
• 与跨职能团队紧密合作，包括前端设计、DFT、封装工程和制造。
• 向高管领导层汇报项目更新和状态报告。
最低资格：
• 在大、中、小型ASIC的物理设计、时序和签核方面具有多领域专业知识。
• 在混合信号SOC物理设计和标准PHY实现（如D2D、PCIe、多千兆Ser Des等）方面具有具体经验。
• 强大的脚本和自动化技能 - Tcl、Python、Makefiles。
• 电气工程、计算机工程或相关领域的学士或硕士学位。
理想资格：
• 在ASIC物理设计方面有8-12年的经验，并有成功领导初级工程师完成流片的记录。
• 在以下领域具有深厚的专业知识：
• RTL到GDSII流程
• 综合、PnR、STA、EM/IR和PV
• 针对先进工艺节点（5nm及以下）的物理设计，跨越两个或更多代工厂
• 对EDA工具（Synopsys或Cadence）和脚本（Python、Perl）有深入了解。
• 出色的问题解决能力。
#J-18808-Ljbffr
