一家领先的半导体公司正在渥太华寻找一名布局设计方法工程师，以推进集成电路设计方法。该职位要求具备布局自动化的专业知识、对Cadence Virtuoso等EDA工具的了解以及较强的沟通能力。成功的候选人将推动布局生产力，并与全球团队合作以确保高质量的设计。 候选人应具备3-8年以上的经验，并在流片方面取得了成功，同时对匹配和屏蔽等布局原则有扎实的理解。 #J-18808-Ljbffr
